

⑯日本国特許庁 (JP)

⑯特許出願公開

⑯公開特許公報 (A) 平2-257358

⑯Int.Cl. 5

G 06 F 15/16  
11/34  
H 04 M 3/10

識別記号

450

府内整理番号

D 6745-5B  
B 7343-5B  
7406-5K

⑯公開 平成2年(1990)10月18日

審査請求 未請求 請求項の数 1 (全5頁)

⑯発明の名称 マルチプロセッサシステムにおける障害情報収集方式

⑯特 願 平1-79779

⑯出 願 平1(1989)3月30日

⑯発明者 國分 あけみ 東京都港区芝5丁目7番15号 日本電気通信システム株式会社内

⑯出願人 日本電気通信システム 東京都港区芝5丁目7番15号  
株式会社

⑯代理人 弁理士 岩佐 義幸

明細書

1. 発明の名称

マルチプロセッサシステムにおける障害情報収集方式

2. 特許請求の範囲

(1) プロセッサ間通信用バスと、

そのバスに接続されている系全体の装置状態を管理すると共に、障害情報収集のためのメモリマップ情報と収集した障害情報を格納するための障害情報格納手段とを有するマスタプロセッサと、

前記バスに接続された複数の子プロセッサとで構成されるマルチプロセッサシステムにおける障害情報収集方式であって、

マスタプロセッサは、マスタプロセッサが子プロセッサの障害検出時に前記メモリマップ情報を従って障害となった子プロセッサへ前記バスを介して障害情報収集指示を送信する機能を有し、

子プロセッサは、前記送信信号の受信に基づき、当該障害情報指示に従って収集した情報を前記バスを介してマスタプロセッサに送信する機能を有

すると共に、

前記マスタプロセッサは、子プロセッサから受信した障害情報を前記障害情報格納手段に格納する機能と、格納された障害情報を読み出す機能とを更に具備していることを特徴とするマルチプロセッサシステムにおける障害情報収集方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、マルチプロセッサシステムにおける障害情報収集方式に関し、特にマスタプロセッサと複数の子プロセッサとで構成されるマルチプロセッサシステムにおいて、子プロセッサでの障害発生の際の自動的な障害情報の収集等を可能にするマルチプロセッサシステムにおける障害情報収集方式に関する。

〔従来の技術〕

プロセッサ間通信用バスを介して、系全体の装置状態を管理するマスタプロセッサと、複数の子プロセッサとが接続されるマルチプロセッサシステムは、多種のデータ処理分野で用いられている。

この種のシステムでは、システムの適正な運用を確保、維持する上で障害対策は重要な管理項目の一つであり、そのための情報収集の方法として、従来から、保守者の作業に依存する方法が採られてきている。

すなわち、従来、障害情報収集にあっては、デバッグのためのシミュレータを接続し、保守者の手でシミュレータを介して障害情報をディスプレイ、プリンタ等へ出力するか、またはコンソール端末を介して障害情報をディスプレイ、プリンタ等へ出力することで、障害情報を収集するという方法が採用されている。

#### 〔発明が解決しようとする課題〕

しかし、このような従来の方法にあっては、次のような不利、不便があり、特に子プロセッサの数が多い大規模なシステムでは不向きである。

すなわち、上述した従来の障害情報収集方法は、保守者の手によりシミュレータ又はコンソール端末を介して障害情報を収集するため、システム稼働後はシミュレータが接続できないし、また、ブ

リント出力に時間がかかる、保守者がその都度多量の情報収集のための作業をしなければならない、という欠点がある。

本発明の目的は、上述のようなシミュレータの接続が必要のないのは勿論、保守者がその都度情報収集するための作業をする必要がなく、障害情報を収集を自動的に行うことが可能で、かつ対応性にもすぐれたマルチプロセッサシステムにおける障害情報収集方式を提供することにある。

#### 〔課題を解決するための手段〕

本発明は、プロセッサ間通信バスと、そのバスに接続されている系全体の装置状態を管理すると共に、障害情報収集のためのメモリマップ情報と収集した障害情報を格納するための障害情報格納手段とを有するマスタプロセッサと、

前記バスに接続された複数の子プロセッサとで構成されるマルチプロセッサシステムにおける障害情報収集方式であって、

マスタプロセッサは、マスタプロセッサが子プロセッサの障害検出時に前記メモリマップ情報に

従って障害となった子プロセッサへ前記バスを介して障害情報収集指示を送信する機能を有し、

子プロセッサは、前記送信信号の受信に基づき、当該障害情報指示に従って収集した情報を前記バスを介してマスタプロセッサに送信する機能を有すると共に、

前記マスタプロセッサは、子プロセッサから受信した障害情報を前記障害情報格納手段に格納する機能と、格納された障害情報を読み出す機能とを更に具備していることを特徴としている。

#### 〔実施例〕

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の一実施例を示すマルチプロセッサシステムの構成図である。第1図において、マルチプロセッサシステム100は、マスタプロセッサ110を有し、マスタプロセッサ110に対しプロセッサ間通信バス130を介して複数の子プロセッサ120(第1図では1個だけが図示されている)が接続される。

マスタプロセッサ110は、系全体の装置状態を管理するものであり、障害情報収集処理については、その障害情報収集のためのメモリマップ情報と収集した障害情報を格納する障害情報格納装置としての障害情報収集装置140を有している。第1図では、障害情報収集装置140にメモリマップ情報180が記憶されるが、このメモリマップ情報180と第1図の子プロセッサ120側のメモリとの関係の具体例は、後述の第2図で説明するようなものにすることができる、その詳細については後記する。

また、マスタプロセッサ110には、キーボードディスプレイ150、プリンタ160及びフロッピーディスク装置170が接続されると共に、マスタプロセッサ110には、更に、メモリマップ情報180を利用した障害情報収集指示を子プロセッサ120へ送信する機能が設けられている。

すなわち、マスタプロセッサ110が子プロセッサ120の障害検出時、予め決められた障害情報収集のためのメモリマップ情報に従って障害となっ

た当該子プロセッサに対し、バス130 を介して障害情報収集指示を送信する機能がマスタプロセッサ110 に設けられている。

これに対し、子プロセッサ120 側には、上記の送信障害情報収集指示に従って収集した情報をバス130 を介してマスタプロセッサ110 に送信する機能が設けられており、更に、マスタプロセッサ110 には、子プロセッサ120 側からの受信障害情報を障害情報収集装置140 に格納し、またその格納情報を読み出す機能を具備せしめてある。

上記した入出力装置であるキーボードディスプレイ150 、プリンタ160 及びフロッピーディスク装置170 は、その場合の読み出しに用いられる。

第1図に示した実施例では、このように、プロセッサ間通信用バス130 と、このバス130 に接続され、系全体の装置状態を管理し、障害情報収集のためのメモリマップ情報180 と収集した障害情報を格納する障害情報格納装置としての障害情報収集装置140 を有するマスタプロセッサ110 と、バス130 に接続された複数の子プロセッサ120 で

を障害情報収集装置140 から読み出し、メモリマップ情報180 に従って障害となった子プロセッサ120 に障害情報収集指示（信号）をプロセッサ間通信用バス130 を介して送信する。

このようにして送信がなされた場合、プロセッサ間通信用バス130 を介して上記信号を受信した子プロセッサ120 は、障害情報収集指示に従って収集した情報をプロセッサ間通信用バス130 を介してマスタプロセッサ110 に送信する。

子プロセッサ120 側からの返信がなされた場合、プロセッサ間通信用バス130 を介して障害情報を受信したマスタプロセッサ110 は、障害情報収集装置140 に受信した障害情報を格納し、上記一連の動作を障害情報収集が終了するまで繰り返すことで障害情報を収集する。そして、その後、外部入出力装置であるキーボードディスプレイ150 、プリンタ160 、フロッピーディスク装置170 に読み出し解析する。

上記処理における障害検出時のマスタプロセッサ110 側からの障害情報収集指示は、具体的には、

構成されるマルチプロセッサシステムにおいて、マスタプロセッサ110 が子プロセッサ120 の障害検出時、予め決められた障害情報収集のためのメモリマップ情報を従って障害となった子プロセッサにバス130 を介して障害情報収集指示をマスタプロセッサ110 から子プロセッサへ送信する機能をマスタプロセッサ110 に設け、前記信号を受信した子プロセッサには、当該障害情報収集指示に従って収集した情報をバス130 を介してマスタプロセッサ110 に送信する機能を設け、さらにマスタプロセッサ110 には、受信した当該障害情報を障害情報格納装置に格納する機能とそれを読み出す機能とを具備させた構成としてある。

以下、第1図、更には第2図を参照して障害情報の収集について説明する。

障害情報の収集は、メモリマップ情報180 に従って自動的に行われる。すなわち、第1図のマルチプロセッサシステム100 において、マスタプロセッサ110 は子プロセッサ120 の障害を検出すると、障害情報収集のためのメモリマップ情報180

下記のようにして行うことができる。

第2図は、先にも触れたように、本発明の一実施例に係る障害情報収集装置140 中のメモリマップ情報と子プロセッサ120 側のメモリの関連図である。第2図の例では、第1図の子プロセッサ120 がN 個あるとした場合の関連を示しており、第2図において、参照符号200-1 はそのうちの子プロセッサ#1 のメモリを、また200-i は子プロセッサ#i のメモリをそれぞれ示し、更に参照符号210-1 ～210-N は、N 個の子プロセッサ単位の障害情報収集のためのメモリマップ情報であって、第1図に示したマスタプロセッサ110 が所有する障害情報収集装置140 内に設けてある。

第2図に示す如く、例えば#1 の子プロセッサの場合を例に取ると、子プロセッサ#1 のメモリ200-1 は、或る一定のサイズで区切られ、その一定サイズのメモリエリアと子プロセッサ#1 のメモリマップ情報210-1 の中の1 ビットが対応しており、そのビームが「1」なのか「0」なのかにより障害情報として収集する必要のあるメモリな

のか否かを判定する。

すなわち、もし、子プロセッサ#1の障害発生の際は、マスタプロセッサ110は、子プロセッサ#1の障害検出時、障害となったプロセッサ#1用のメモリマップ情報210-1を障害情報収集装置140から読み出し、読み出したメモリマップ情報210-1の中で「1」のたつビット位置を探し、そのビット位置に対応するメモリアドレスを指定した障害情報収集指示を子プロセッサ#1に送信することで障害情報を収集する。

このようにして、本発明に従う障害情報収集方式では、プロセッサ間通信バス130に接続され、系全体の装置状態を管理し、障害情報格納装置を有するマスタプロセッサ110が、バス130に接続された子プロセッサの障害検出時、マスタプロセッサ110に予め決められた障害情報収集のためのメモリマップ情報を従って障害となった子プロセッサにバス130を介して障害情報収集指示を送信するようにし、これに対し、前記信号を受信した子プロセッサは、障害情報収集指示に従って収集

プロセッサの障害検出時、予め決められた障害情報収集のためのメモリマップ情報に従って自動的に障害情報を収集し、収集した障害情報を格納するための装置に格納することができ、保守者がその都度大量の情報を収集する作業をする必要がなく、また、情報収集するためにシミュレータを接続する必要もない。また、都合のいい時間にプリンタやフロッピーディスク等へ出力し収集した情報の解析ができ、さらに収集情報の選択もメモリマップによる収集ということから変更が容易にできるという効果がある。

#### 4. 図面の簡単な説明

第1図は本発明の一実施例に係るシステム構成図、

第2図は本発明の一実施例の説明に供するメモリマップ情報とメモリの関連図である。

100 . . . . . マルチプロセッサシステム  
110 . . . . . マスタプロセッサ  
120 . . . . . 子プロセッサ  
130 . . . . . プロセッサ間通信バス

した情報を、バス130を介してマスタプロセッサ110に送信するようにし、また、マスタプロセッサ110は、受信した障害情報をマスタプロセッサ110が有する障害情報格納装置に格納し、それを外部入出力装置に読み出すようにしておれり、障害情報収集は自動的に行われ、従来のように保守者がその都度障害を収集する作業を行わないで済み、またシミュレータを使用する必要もなく、加えて収集情報の選択、変更も容易である。


すなわち、障害情報を収集する位置を変更する際には、例えば上記のケースでいえばメモリマップ情報210-1の該当ビットを反転させることで変更ができる、次回の障害情報収集からは変更されたメモリマップ情報、すなわち上記のケースの場合は子プロセッサ#1用の変更されたメモリマップ情報210-1に従い障害情報収集が行われることとなり、このような対応も可能となる。

#### (発明の効果)


以上説明したように、本発明によれば、マルチプロセッサシステムにおいてマスタプロセッサが

140 . . . . . 障害情報収集装置  
150 . . . . . キーボードディスプレイ  
160 . . . . . プリンタ  
170 . . . . . フロッピーディスク装置  
180 . . . . . 障害情報収集のためのメモリマップ情報  
200-1 . . . . . 子プロセッサ#1のメモリ  
200-i . . . . . 子プロセッサ#1のメモリ  
210-1 ~ 210-N . . . . N個プロセッサ単位での障害情報収集のためのメモリマップ情報

代理人 弁理士 岩佐 義幸



第 1 図



第 2 図